



دانشکده مهندسی برق

مدارهای منطقی و سیستم‌های دیجیتال

آزمایش 6 - طراحی، پیاده سازی و تست
مدار های ترتیبی بر روی FPGA
(قسمت اول)

آزمایش ۶ - طراحی مدارات ترتیبی سنکرون و تقسیم کلاک در FPGA

در این آزمایش به آشنایی با سیگنال clock بخش‌های مختلف برد ZYNQ و مفهوم تاخیر زمانی خواهیم پرداخت.

قطعات و تجهیزات مورد نیاز

- برد Zynq (AXPZ7010)
- یک عدد کابل USB و سیم پاور برد
- نرم‌افزار Vivado 2019.1

۱- پیش‌گزارش

پیش از ورود به آزمایشگاه حتما هر ۶ بخش پیش‌گزارش را به طور کامل مطالعه و انجام دهید.

۱. با مراجعه به **دیتاشیت** تراشه Zynq (بخش ۳-۲)، مشاهده می‌کنیم که کریستال سازنده‌ی کلاک برای بخش PL (FPGA)، به پین U18 متصل شده است. مقدار فرکانس آن را پیدا کنید. برای ایجاد تاخیر دو ثانیه‌ای، چند کلاک باید بگذرد؟ عدد حاصل در چند بیت جا می‌شود؟

۲. کد وریلاگ ماژولی را بنویسید که در هر کلاک یک LED را روشن یا خاموش کند. ورودی این ماژول سیگنال clk و خروجی آن سیگنال LED است که صفر یا یک شدن آن باعث خاموش یا روشن شدن LED می‌شود.


۳. کد وریلاگ ماژول LEDBlinkPL را بنویسید که یک LED را هر دو ثانیه یک‌بار خاموش و روشن کند. ورودی ماژول، سیگنال clk و خروجی آن سیگنال LED است. ماژول طراحی شده را شبیه‌سازی کنید. (راهنمایی: برای ایجاد تاخیر دو ثانیه‌ای از یک شمارنده counter استفاده کنید که در هر کلاک مقدارش یکی افزایش یافته و بعد از تعداد مشخصی کلاک که در سؤال قبل محاسبه کرده‌اید، مقدار آن دوباره صفر شده و LED تغییر وضعیت دهد).

```
module LEDBlinkPL(  
    input clk,  
    output reg [0:0] LED  
);  
initial LED = 0; // Only for simulation (unsynthesizable)  
// Code Here  
endmodule
```

برای شبیه‌سازی این ماژول، حداکثر مقدار متغیر counter را 10^{-6} برابر مقداری که برای ایجاد تاخیر دو ثانیه‌ای به دست آورده‌اید قرار دهید. یعنی اگر در ماژول طراحی شده این‌طور تنظیم کرده‌اید که با رسیدن counter به مقدار $a \times 10^6$ ، مقدارش صفر شده و خروجی تغییر وضعیت دهد، برای شبیه‌سازی مقدار حداکثر counter را برابر a قرار دهید و سپس برای سنتز روی برد به مقدار اولیه بازگردانید.

همچنین، همان‌طور که در کد بالا مشاهده می‌کنید، خط پنجم (initial) تنها برای شبیه‌سازی است و در سنتز روی برد نادیده گرفته می‌شود.

برای شبیه‌سازی سیگنال clk که یک سیگنال متناوب است، در پنجره شبیه‌سازی روی سیگنال clk راست‌کلیک کرده و گزینه Force Clock را انتخاب کنید، سپس طبق شکل شکل ۶-۲ دوره تناوب را برابر دوره تناوب کلاک PL قرار دهید.



شکل ۶-۲ نحوه‌ی ست‌کردن سیگنال clk در شبیه‌سازی

۴. با مطالعه‌ی بخش دوم دستورکار و با تکمیل کد زیر، ماژولی طراحی کنید که در آن LEDها طبق شکل ۶-۳ با فرکانس 2Hz تغییر وضعیت دهند و پس از فشردن button1 فرکانس نصف و پس از فشردن button2 دو برابر شود.

```
module LED_flow(
    input wire clk,
    input wire button1,
    input wire button2,
    output reg [4:0] LED
);
    // Code Here
endmodule
```

۵. ماژولی طراحی کنید که یک ورودی کلاک (50MHz) و یک ورودی دو بیتی به نام mode داشته باشد. طبق جدول زیر با تنظیم مقادیر mode، سیگنال کلاکی با فرکانس مطلوب تولید شود:

mode	out_clk freq.
۰	۴ Hz
۱	۶ Hz
۲	۸ Hz
۳	۱۰ Hz

```
module freq_converter(
    input wire in_clk,
    input wire [1:0] mode,
    output reg out_clk
);
    // Code Here
endmodule
```

۶. ماژولی طراحی کنید که یک بازی ساده اجرا کند. برای طراحی این بازی از ماژول freq_converter استفاده کنید و کد زیر را کامل کنید:

```
module miniGame(  
    input wire clk,  
    input wire gameReset,  
    input wire button,  
    output reg [4:0] LED,  
    output reg [1:0] mode // Level number  
);  
// Code Here  
endmodule
```

توجه کنید که نام سیگنال ریست بازی را "reset" یا "rst" نگذارید تا در نرم افزار تداخلی ایجاد نشود.

۲- دستور کار


۲-۱- LED چشمک زن (زمان تقریبی: ۴۵ دقیقه)

۲-۱-۱) مدار سؤال ۲ را روی بورد پیاده سازی کرده و نتایج را نمایش دهید. چون مدار ترتیبی است باید ورودی clk آن را به پین U18 (منبع نوسان ساز کلاک PL متصل کنید و خروجی LED را به یکی از پین های V17, V18, W18, W19, V20 وصل نمایید.

۲-۱-۲) کد سؤال ۳ را سنتز و روی بورد پیاده سازی کنید.

۲-۲- جریان LEDها (زمان تقریبی: ۴۵ دقیقه)


در این بخش می‌خواهیم جریانی از LEDها از سمتی وارد و از سمت دیگر خارج شود (شکل ??).



شکل ۶-۳ نحوه تغییر وضعیت LEDها

فرکانس تغییر هر وضعیت را روی 2Hz تنظیم کنید. سپس با دو کلید متفاوت سرعت را کنترل نمایید: با فشردن button1 سرعت نصف و با فشردن button2 سرعت دو برابر شود. خروجی مشابه **این ویدیو** خواهد بود.

برای pin assignment می‌توانید از فایل xdc. موجود در **این لینک** استفاده کنید یا از طریق I/O Ports انجام دهید.




شکل ۶-۴: تنظیم مشخصات هر پورت I/O

Name	Package Pin	Description – I/O Std
Button[۰]	T۱۰	BANK۳۴ – FIX ۳.۳V – LVCMOS۳۳
Button[۱]	T۱۱	
Button[۲]	T۱۵	
Button[۳]	T۱۴	
LED[۰]	V۲۰	
LED[۱]	W۱۹	
LED[۲]	W۱۸	
LED[۳]	V۱۸	
LED[۴]	V۱۷	

شکل ۶-۵: اطلاعات پین‌های متصل به کلیدها و LEDهای برد

پس از اعمال تغییرات با CTRL+S ذخیره کنید تا فایل xdc. تولید شود (شکل ۶-۶).




شکل ۶-۶: ذخیره فایل محدودیت‌ها به فرمت .xdc.

۳-۲- طراحی Mini Game (زمان تقریبی: ۹۰ دقیقه)


در این بازی با شروع، یک LED از سمتی روشن شده و به سمت دیگر حرکت می‌کند (شکل ۶-۷). بازیکن باید زمانی که LED وسط روشن است دکمه را فشار دهد. اگر موفق شود، به مرحله بعد می‌رود؛ در غیر این صورت بازی از مرحله اول با سرعت کم شروع می‌شود. بازی سه مرحله دارد (کند، متوسط، سریع). اگر بازیکن مرحله سریع را بگذراند، همه‌ی LEDها روشن می‌شوند.

ماژول بازی را به صورت یک ماشین حالت (FSM) طراحی کنید.



شکل ۶-۷ روند تغییر وضعیت LEDها در بازی


ویدیوی نمونه در [این لینک](#) قابل مشاهده است.



شکل ۶-۸: تصویری از ویدیوی خروجی صحیح

مراحل پیاده‌سازی:


- **قدم اول:** ماژول freq_converter را از سؤال ۵ وارد پروژه کنید.
- **قدم دوم:** ماژول miniGame از سؤال ۶ را اضافه کنید.
- **قدم سوم:** در Block Design خروجی mode را به ورودی freq_converter وصل کنید، سپس خروجی out_clk را به ورودی clk بازی متصل نمایید. همه‌ی پورت‌های ورودی/خروجی را Make External کنید تا دیزاین مشابه شکل ۶-۹ شود.



شکل ۶-۹: طرح نهایی Block Design


۴-۲- کار با Clock بخش PS (امتیازی)

در این بخش با منبع clock بخش PS آشنا می‌شویم و مدار بخش قبل را با این کلاک پیاده‌سازی می‌کنیم. مراحل مطابق شکل‌های ۶-۱۰ تا ۶-۲۰ در ادامه آورده شده‌اند:




شکل ۶-۱۰: ایجاد Block Design

سپس از نوار بالای قسمت Diagram، بر روی “Add IP” کلیک کنید. در نوار باز شده عبارت Zynq را تایپ کرده و Zynq7 Processing System را انتخاب کنید:




شکل ۶-۱۱: اضافه کردن IP core Zynq7 Processing System(PS) به Block design

روی بلاک ایجاد شده دبل کلیک کنید تا منوی زیر باز شود:




شکل ۶-۱۲: پنجره تنظیمات IP core Zynq7 Processing System(PS)

در این بخش، نیازی به پورت Master GP این IP Core که به صورت پیش فرض فعال است، نداریم. پس از طریق منوی "PS-PL Configuration" تیک گزینه زیر را بردارید.




شکل ۶-۱۳: غیر فعال کردن پورت Master GP

همچنین در این بخش نیازی به استفاده از حافظه DDR3 مورد نداریم. پس در مرحله بعد به منوی “DDR Configuration” رفته و تیک “Enable DDR” را بردارید.




شکل ۶-۱۴: غیر فعال کردن حافظه DDR3

با رفتن به منوی Clock Configuration و زیرمجموعه PL Fabric Clock می توانیم چهار سیگنال کلاک متفاوت با فرکانس دلخواه از 100KHz تا 250MHz تولید کنیم. با توجه به اینکه ما فقط به یک کلاک نیاز داریم، تنها گزینه اول را فعال می کنیم و از آنجا که فرکانس خاصی مد نظر نداریم، با همان مقدار پیش فرض 50MHz ادامه می دهیم.




شکل ۶-۱۵: ست کردن خروجی clock برای IP Core

اکنون با فشردن دکمه OK، بلاک ما به این شکل در خواهد آمد:




شکل ۶-۱۶: شکل نهایی IP Core پس از اعمال تنظیمات

حال مانند آزمایش های قبل، ماژول طراحی شده خود را به Block design اضافه کنید. سپس مطابق شکل ۶-۱۷، خروجی کلاک Zynq را به ورودی کلاک ماژول خود متصل کنید.




شکل ۶-۱۷: اتصال کلاک تولید شده در PS به ورودی clk ماژول طراحی شده

در ادامه مطابق شکل ۶-۱۸ و آزمایش های قبل، پورت FIXED_IO را Make External کنید. با این کار، پین های مورد نظر به ورودی/خروجی های دیزاین متصل می شوند و در ادامه می توان آن ها را به بخش های مختلف FPGA متصل یا assign کرد.




شکل ۶-۱۸: Make External کردن پورت FIXED_IO

همین کار را برای خروجی ماژول خود یعنی LED ها و ورودی های آن یعنی Button1/Button2 نیز انجام دهید. شماتیک دیزاین شما باید در نهایت مطابق شکل ۶-۱۹ باشد.



شکل ۶-۱۹: شکل نهایی Block design

حال مانند آزمایش های قبل Block design خود را validate کرده و پس از راست کلیک روی دیزاین در قسمت source، بر روی گزینه "Create HDL Wrapper" کلیک کنید. مطابق روال آزمایش های قبلی دقت داشته باشید که در پنجره تصویر شکل ۶-۲۰ گزینه دوم را انتخاب کنید تا در صورت اعمال تغییر بر روی ماژول و یا IP های مختلف، دیزاین به صورت خودکار آپدیت شود:



شکل ۶-۲۰: تولید HDL Wrapper از Block design طراحی شده

۳- گزارش

در خصوص آنچه از این آزمایش آموختید گزارشی ۱ الی ۲ صفحه‌ای طبق تمپلیت داده شده بنویسید و دیدگاه خود نسبت به بخش‌های مختلف آزمایش را به انضمام پیشنهادهایتان بیان کنید.